AS4C1G32MD4V-046BIN

Alliance Memory
913-AS4C1G32MD4046BI
AS4C1G32MD4V-046BIN

Fabr.:

Descripción:
DRAM LPDDR4X, 32Gb, 1G X 32, 0.6v, 200ball TFBGA, 2133MHZ,industrial Temp

Ciclo de vida:
Nuevo producto:
Novedad de este fabricante.
Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

En existencias: 192

Existencias:
192
Puede enviarse inmediatamente
Pedido:
120
Plazo de producción de fábrica:
52
Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:
Este producto se envía de forma GRATUITA

Precio (EUR)

Cant. Precio unitario
Precio total
234,78 € 234,78 €

Atributo del producto Valor del atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - LPDDR4X
32 Gbit
32 bit
2.133 GHz
FBGA-200
1 G x 32
10 ns
1.7 V
1.95 V
- 40 C
+ 95 C
AS4C
Tray
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: KR
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad del paquete de fábrica: 120
Subcategoría: Memory & Data Storage
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320299
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.