A3T8GF33BBF-GML

Zentel Japan
155-A3T8GF33BBF-GML
A3T8GF33BBF-GML

Fabr.:

Descripción:
DRAM DDR3L 8Gb, 1024Mx8 (1CS, 1ZQ), 1600 at CL11, 1.35V, FBGA-78

Hoja de datos:
Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.
Más información
Más información sobre Zentel Japan A3T8GF33BBF-GML

En existencias: 128

Existencias:
128 Puede enviarse inmediatamente
Plazo de producción de fábrica:
24 Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Las cantidades mayores que 128 estarán sujetas a requisitos de pedido mínimo.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
23,29 € 23,29 €
21,58 € 215,80 €
20,90 € 522,50 €
20,39 € 1.019,50 €
19,88 € 1.988,00 €
19,22 € 4.805,00 €
18,35 € 9.175,00 €
1.000 Cotización

Atributo del producto Valor del atributo Seleccionar atributo
Zentel Japan
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR3L
8 Gbit
8 bit
800 MHz
FPGA-78
1 G x 8
20 ns
1.283 V
1.45 V
0 C
+ 95 C
DDR3L
Tray
Marca: Zentel Japan
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad del paquete de fábrica: 2200
Subcategoría: Memory & Data Storage
Corriente de suministro (máx.): 100 mA
Nombre comercial: Zentel Japan
Peso unitario: 179 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Hoja de datos

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

Se ha producido un error inesperado.


¿Tiene alguna pregunta? Visite el Centro de Ayuda.
Si tiene alguna pregunta acerca de un pedido específico, inicie sesión en su cuenta.

Si tiene más problemas, póngase en contacto con nosotros llamando al 800-346-6873 o envíe un correo electrónico a help@mouser.com.